|
Part No: MPEM-Semicon-DRAM-Silicon
矽障壁電容介紹
1950年美國2520376號專利揭露一種新型的電容，它是一種利用陶磁半導體材料，也就是複晶的鈦酸鉛鋇（Pb1-xBaxTiO3）的晶粒與晶界特性的電容，使鈦酸鉛鋇的介電特性提高幾千倍。
電容質的計算
實際上的電容質的計算
這種障壁電容的最大問題是晶界的絕緣性不是理想的導體，因此必需 “提高晶界”的絕緣性，並且降低晶粒的電阻。
因此掺雜某些能降低晶粒的電阻，並能提高晶界絕緣性就是障壁電容的技術重點。對DRAM
（圖五）的工程師而言，提高晶胞（Cell ）電容量，並降低晶胞的面積是一件矛盾的作法，因此更顯得它的困難。
傳統DRAM電容有堆疊電容法（圖六）與壕溝電容法（圖七），它的技術都是在增加晶胞電容的等效面積，不過它的困難度隨著DRAM的容量增加而提高。
另一種方法是考慮以鈦酸鉛鋇來取代二氧化矽，不過鈦酸鉛鋇有可能會造成矽晶片的汙染問題，甚至是機台污染太嚴重而必須送修重新清洗的問題。
因此如果能將目前技術成熟度頗高的矽材料做成障璧電容，或許有機會達到預期的目標。
圖八是這種矽障壁電容的作法：
施敏博士的第二版VLSI Technology的第三章第17圖，也就是書上的第130頁提到：
因此如果能將氧原子或氮原子與週期表三五族元素以離子佈植、CVD或PVD的方式放入複晶矽內，再以熱處理的方法來催化氧原子或氮原子與矽原子的反應，讓它形成高絕緣性的介電質材料，以提高晶界的絕緣性，也就是使晶界的絕緣性更接近理想電容器的介電質；至於週期表三五族元素是用來降低晶粒內的絕緣性，讓複晶矽的晶粒導電性更接近理想電容器的兩端金屬電極。
在上一頁（圖九）的(a)
、
(b)與
(c)小圖看到以矽與二氧化矽比較，磷不喜歡留在二氧化矽內，它比較喜歡往矽方向跑，所以雖然在一開始，硼與磷因晶界的活化能較低而跑到晶界，但等到晶界開始氧化成二氧化矽後，硼與磷自然跑回晶粒內，這樣的好處有：
1.
讓晶界的二氧化矽的純度更高，絕緣性更好
2.
讓晶粒的矽導電性更好，更接近理想的電容電極
除此之外，矽障壁電容還有下面的優點：
1.
製程與現階段矽製程完全百分之百批配
2.
製程簡單，只要兩到三道光罩就可以完成
3.
由於它的電容量比相同厚度的二氧化矽電容大到約幾百到幾十倍，因此有機會取代比較複
雜的DRAM堆疊電容或壕溝電容
4.
由於製程容易，因此生產效率提高，降低生產成本
5.
也由於製程容易，因此可望良率可以大伏度提高 |
